• 6 Posts
  • 6 Comments
Joined 2 months ago
cake
Cake day: June 11th, 2026

help-circle
  • Вежливый_ЛисOPMtoРазработка ПОУказатели
    link
    fedilink
    Русский
    arrow-up
    1
    ·
    11 days ago

    Если два потока пишут в соседние переменные, которые попадают в одну и ту же 64‑байтную строку кэша, они будут «мешать» друг другу даже без явной гонки: кэш будет постоянно инвалидироваться между ядрами


  • 2006 — Core (первое поколение линейки Core). Поворотный момент: после проблем с NetBurst (Pentium 4) Intel сделала ставку на энергоэффективность и многоядерность.

    2008 — Nehalem (1-е поколение Core i). Появился встроенный контроллер памяти (снизил задержки), общий кэш L3, вернулась технология Hyper-Threading.

    2010 — Westmere. По сути, Nehalem, перенесённый на более тонкий техпроцесс (32 нм). Важное дополнение — впервые в массовых процессорах Intel появилась встроенная графика.

    2011 — Sandy Bridge (2-е поколение). Ключевое новшество: графическое ядро наконец-то интегрировали прямо в кристалл CPU, а не оставляли отдельным чипом на материнской плате. Также улучшили конвейер, добавили AVX.

    2012 — Ivy Bridge (3-е поколение). Переход на 22 нм. Появилась поддержка PCIe 3.0, более быстрая память DDR3-1600, обновлённая встроенная графика.

    2013 — Haswell (4-е поколение). Увеличили буферы для инструкций, вдвое ускорили кэши L1/L2, у L3 появилась независимая от ядер частота. В топовых мобильных моделях впервые использовали кристалл eDRAM как кэш L4.

    2014–2015 — Broadwell (5-е поколение). Технологический шаг: переход на 14 нм. Чуть доработали буферы и блок операций с плавающей запятой, заметно усилили встроенную графику (Iris Pro). В некоторых моделях сохранили eDRAM.

    2015 — Skylake (6-е поколение). Фундаментальные изменения: переработали контроллер памяти, улучшили обработку ветвлений и работу кэша. Ключевой шаг — переход на DDR4 в массовых процессорах и новый сокет LGA 1151.

    2017 — Kaby Lake (7-е поколение). По сути, оптимизированный 14-нм техпроцесс: удалось заметно поднять тактовые частоты, добавили поддержку более быстрой памяти DDR4-2400.

    2017–2018 — Coffee Lake (8-е поколение). В массовых десктопных моделях впервые появились 6 ядер.

    2018 — Coffee Lake Refresh (9-е поколение). До 8 ядер в массовых моделях. 2020 — Comet Lake (10-е поколение). Дальнейшее увеличение числа ядер на 14 нм. 2021 — Rocket Lake (11-е поколение, десктоп) и Tiger Lake (11-е поколение, мобильный сегмент). В Rocket Lake появилась поддержка AVX-512, в Tiger Lake — новая встроенная графика Xe.

    2021 — Alder Lake (12-е поколение). Революционный шаг: гибридная архитектура. В одном чипе сосуществуют производительные P-ядра (Golden Cove) и энергоэффективные E-ядра (Gracemont). Также появилась поддержка DDR5 и PCIe 5.0, для координации работы ядер ввели Thread Director.

    2022 — Raptor Lake (13-е поколение). Увеличили количество E-ядер, заметно расширили кэш L2, подняли тактовые частоты.

    2023 — Raptor Lake Refresh (14-е поколение). Финальное крупное обновление на сокете LGA 1700. В некоторых моделях (например, i7-14700K) добавили E-ядра.

    2024 — Arrow Lake (Core Ultra Series 2). Смена названия линейки (больше не «Core i»), переход на новую платформу (сокет LGA 1851), продолжение развития гибридной и тайловой архитектуры.

    2026 — Panther Lake (Core Ultra Series 3). Акцент на ИИ-задачи и энергоэффективность. Производится по новейшему техпроцессу Intel 18A.


  • Вежливый_ЛисOPMtoРазработка ПОУказатели
    link
    fedilink
    Русский
    arrow-up
    1
    ·
    edit-2
    11 days ago

    Для процессора Intel Xeon E5‑2696 v3 (архитектура Haswell‑EP) длина кэш‑линии (cache line size) составляет 64 байта.
    У Intel не было процессора, у которого размер кэш‑линии был бы 128 байт «по умолчанию» как стандартная величина для архитектуры.

    128 бит (16 байт) — размер операнда в старых SIMD‑инструкциях (SSE).
    256 бит (32 байта) — AVX.
    512 бит (64 байта) — AVX‑512. То есть AVX‑512 как раз «вписывается» ровно в одну кэш‑линию.

    128 байт иногда встречается не как размер кэш‑линии, а как:

    • размер блока в некоторых специализированных кэшах (например, eDRAM в Broadwell как кэш L4 на отдельном кристалле),
    • гранулярность в отдельных подсистемах или режимах работы, в определённых инструкциях может фигурировать 128-байтная гранулярность (например, при работе с SIMD-инструкциями или в специфических режимах доступа).





  • «Веб-интерфейс DeepSeek по адресу chat.deepseek.com бесплатен. Платным является только программный API для разработчиков»

    «Бесплатные шлюзы (Gateways): Сервисы-агрегаторы, такие как OpenRouter, предлагают бесплатные конечные точки для DeepSeek V4 Flash. Они идеальны для прототипирования, но имеют жесткие лимиты на количество запросов в день»

    «Hugging Face Inference: DeepSeek V4 Flash также доступен через бесплатный общий эндпоинт Hugging Face, но с очень строгими ограничениями по скорости»





  • Я бы сказал, что то, что мы называем классами в смысле Си++, это на самом деле скорее концепты.
    Классами были бы свойства, оформленные как интерфейсы (в том смысле что если мы концепт относим к какому-то классу, это даёт нам возможность увидеть свойство в составе концепта). Интерфейс тогда это совокупность классов. А типы - это скорее то, что даёт шаблону Factory создавать инстансы.